PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2002-368212

(43)Date of publication of application: 20.12.2002

(51)Int.CI.

H01L 29/78 H01L 21/265 H01L 21/28 H01L 21/8234 H01L 21/8238 H01L 27/088 H01L 27/092

(21)Application number: 2001-176478

(71)Applicant: HITACHI LTD

HITACHI ULSI SYSTEMS CO LTD

(22)Date of filing:

12.06.2001


(72)Inventor: HORIUCHI KATSUTADA

TAKAHAMA TAKASHI ONISHI KAZUHIRO MITSUDA KATSUHIRO

(54) INSULATED-GATE FILED-EFFECT TRANSISTOR AND MANUFACTURING METHOD THEREFOR

(57)Abstract:

PROBLEM TO BE SOLVED: To actualize in a channel region a distribution which has low impurity density on the surface of a semiconductor and steep toward the inner side of the semiconductor substrate with impurites B, P, etc., having high activation rates for prevention punch—through phenomenon of a fine MOS transistor and a large current, even through the B, P, etc., with the high activation rates being too high a diffusion speed to have low impurity density on the semiconductor surface, and a steep distribution toward the inner side of the semiconductor substrate and In and Sb, having a large mass, can actualize steep distribution, but will have low solution or low activation rates and cause crystal defects.



SOLUTION: Impurities, having an electrically high activation rate, are introduced into a channel region and an In-injected layer is formed in a polarity shallow region the channel region. The impurities B and P are re distributed so as to obtain the maximum In-injected

layer density and depth, and a channel impurity region is formed which electrically operates as impurities of B, P, etc., depending on In for low- concentration and vertically steep impurity distribution. This impurity distribution actualizes both prevention of the punch-through phenomenon of a superfine complementary type MOS transistor and an increase of a current.

LEGAL STATUS

[Date of request for examination]
[Date of sending the examiner's decision of

BEST AVAILABLE COPY

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2002-368212 (P2002-368212A)

(43)公開日 平成14年12月20日(2002.12.20)

(51) Int.Cl.'	!	識別記号		FI				·-マコード(参考)
H01L	29/78			H 0	1 L 21/265		604Z	4M104
	21/265				21/28		301A	5 F 0 4 8
		604			29/78		301H	5 F 1 4 O
	21/28	301			21/265		F	
	21/8234				27/08		321B	
			審查請求	未請求	請求項の数22	OL	(全 13 頁)	最終頁に続く
(21)出顧番	身	特顧2001-176478(P2001	-176478)	(71)	出願人 000005 株式会		製作所	

			株式会社日立製作所
(22)出顧日	平成13年6月12日(2001.6.12)		東京都千代田区神田駿河台四丁目6番地
		(71)出顧人	000233169
			株式会社日立超エル・エス・アイ・システ
			ムズ
			東京都小平市上水本町5丁目22番1号
		(72)発明者	堀内 勝忠
			東京都国分寺市東亦ケ第一丁日280番地

東京都国分寺市東茲ケ窪一丁目280番地 株式会社日立製作所中央研究所内

(74)代理人 100075096 弁理士 作田 康夫


最終頁に続く

(54) 【発明の名称】 絶縁ゲート型電界効果トランジスタ及びその製造方法

(57)【要約】

【課題】活性化率の高いB、P等では拡散速度が大きすぎて半導体表面では低不純物濃度で、且つ、半導体基板内部に向けて急峻な分布がない。質量の大きなIn,Sbでは急峻な分布は実現可能であるが固溶度又は活性化率が低く、且つ、結晶欠陥の発生を伴う。微細MOSトランジスタのパンチスルー現象防止と大電流化の両立には活性化率の高いB、P等の不純物で半導体表面では低不純物濃度で、且つ、半導体基板内部に向けて急峻な分布をチャネル領域に実現することである。

【解決手段】チャネル領域において、電気的に活性化率の高い不純物を導入し、併せてチャネル領域における極 浅領域にIn注入層を形成し、不純物B, Pの分布をIn注入層最大濃度深さになるごとく再分布させ、深さ分 布はInで、電気的にはB, P等の不純物として作用するチャネル不純物領域を形成する。上記不純物分布により超微細相補型MOSトランジスタのパンチスルー現象の防止と大電流化を両立させる。 Ø 1



2

【特許請求の範囲】

【請求項1】第1の導電型を有する半導体基板の主表面から、第1の不純物を上記半導体基板内部で最大不純物 濃度になる如く注入する工程と、第1の導電型を有する第2の不純物を最大不純物濃度となる深さが上記第1の不純物の最大不純物濃度深さと一致する如く注入する工程とを有することを特徴とする絶縁ゲート型電界効果トランジスタの製造方法。

【請求項2】前記第1の不純物の注入工程と上記第2の不純物の注入工程との順序が逆であることを特徴とする 請求項1に記載の絶縁ゲート型電界効果トランジスタの 製造方法。

【請求項3】前記第1の不純物の注入工程は、半導体基板の主表面に対して垂直でない角度で施すことを特徴とする請求項1又は2に記載の絶縁ゲート型電界効果トランジスタの製造方法。

【請求項4】同一半導体基板の主表面に第1の導電型領域と第2の導電型領域を形成する工程と、上記半導体基板の主表面から、第1の不純物を上記半導体基板内部で最大不純物濃度になる如く注入する工程と、上記第1の 導電型領域に選択的に第1の導電型を有する第2の不純物を最大不純物濃度となる深さが上記第1の不純物の最大不純物濃度深さと一致する如く注入する工程と、上記第2の導電型領域に選択的に第2の導電型を有する第3の不純物を最大不純物濃度となる深さが上記第1の不純物の最大不純物濃度深さと一致する如く注入する工程とを有することを特徴とする絶縁ゲート型電界効果トランジスタの製造方法。

【請求項5】前記第1の不純物の注入工程を、前記第2の不純物の注入工程及び前記第3の不純物の注入工程後に施すことを特徴とする請求項4に記載の絶縁ゲート型電界効果トランジスタの製造方法。

【請求項6】該第1の不純物は他の不純物を引き寄せる作用を有する不純物であることを特徴とする請求項1乃至5の何れかに記載の絶縁ゲート型電界効果トランジスタの製造方法。

【請求項7】前記第1の不純物は、Inであることを特徴とする請求項6に記載の絶縁ゲート型電界効果トランジスタの製造方法。

【請求項8】前記第1の不純物は、InとGaの少なくとも何れかを含むことを特徴とする請求項5に記載の絶縁ゲート型電界効果トランジスタの製造方法。

【請求項9】ゲート電極を注入阻止マスクとして第1の 導電型を有する第2の不純物を注入する工程と、該工程 での注入領域内部に第2の導電型を有する浅いソース拡 散層をゲート電極を注入阻止マスクとして形成する工程 とを有することを特徴とする請求項1乃至3及び6乃至 8の何れかに記載の絶縁ゲート型電界効果トランジスタ の製造方法。

【請求項10】第2の導電型を有する浅いソース拡散層

をゲート電極を注入阻止マスクとして形成する工程の後に、ゲート電極を注入阻止マスクとして第1の導電型を有する第2の不純物を注入する工程を施すことを特徴とする請求項9に記載の絶縁ゲート型電界効果トランジスタの製造方法。

【請求項11】前記第1の導電型領域の主表面上にゲート絶縁膜を介して形成されたゲート電極を注入阻止マスクとして第1の導電型を有する第2の不純物を注入する工程と、該工程での第2の不純物注入領域内部に第2の導電型を有する浅いソース拡散層をゲート電極を注入阻止マスクとして形成する工程と、前記第2の導電型領域の主表面上にゲート絶縁膜を介して形成されたゲート電極を注入阻止マスクとして第2の導電型を有する第3の不純物を注入する工程と、該工程での第3の不純物を注入する工程と、該工程での第3の不純物を注入する工程とと、該工程での第3の不純物を注入する工程とを有する浅いソース拡散層をゲート電極を注入阻止マスクとして形成する工程とを有することを特徴とする請求項4及び6乃至8の何れかに記載の絶縁ゲート型電界効果トランジスタの製造方法。

【請求項12】第1の導電型を有する第2の不純物を注入する工程と第2の導電型を有する浅いソース拡散層を該ゲート電極を注入阻止マスクとして形成する工程、及び、第2の導電型を有する第3の不純物を注入する工程と第1の導電型を有する浅いソース拡散層を該ゲート電極を注入阻止マスクとして形成する工程、の順序を各々逆にして施すことを特徴とする請求項11に記載の絶縁ゲート型電界効果トランジスタの製造方法。

【請求項13】第1の導電型を有する半導体基板の主表面に絶縁膜を介してゲート電極が構成された絶縁ゲート型電界効果トランジスタにおいて、上記ゲート電極直下の上記半導体基板領域に、第1の不純物領域と第1の導電型を有する第2の不純物領域が上記半導体基板内部の同一深さにおいて最大不純物濃度を有する如く分布し、且つ、上記第2の不純物領域における最大不純物濃度が上記第1の不純物領域における最大不純物濃度が上記第1の不純物領域における最大不純物濃度よりも高濃度に構成されてなることを特徴とする絶縁ゲート型電界効果トランジスタ。

【請求項14】同一半導体基板の主表面領域に第1の導電型領域と第2の導電型領域とを有し、上記第1及び第2の各導電型領域の主表面に絶縁膜を介してゲート電極が構成された絶縁ゲート型電界効果トランジスタにおいて、上記第1の導電型領域における上記ゲート電極直下の上記半導体基板領域には第1の不純物領域と第1の導電型を有する第2の不純物領域が、上記第2の導電型を有する第3の不純物領域が、各々、上記半導体基板内部の同一深さにおいて最大不純物濃度を有する如く分布し、且つ、上記第2及び第3の各不純物領域における最大不純物濃度が上記第1の不純物領域における最大不純物濃度が上記第1の不純物領域における最大不純物濃度よりも高濃度に構成されてなることを特徴とする絶縁ゲート型電界効

果トランジスタ。

【請求項15】前記第1の不純物は、前記第2及び第3の不純物を引き寄せる作用を有する不純物であり、前記第2又は第3の各不純物領域は、B, P又はAsの何れかにより構成されることを特徴とする請求項13又は14に記載の絶縁ゲート型電界効果トランジスタ。

【請求項16】相対的に浅い接合深さと深い接合深さを有するソース拡散層を有し、前記第1の不純物領域における最大不純物濃度深さが、上記浅いソース拡散層の接合深さと同一深さ、或いは、上記浅いソース拡散層の接合深さよりも浅い領域に構成されてなることを特徴とする請求項13万至15の何れかに記載の絶縁ゲート型電界効果トランジスタ。

【請求項17】前記第1の不純物は、Inにより構成されることを特徴とする請求項13乃至16の何れかに記載の絶縁ゲート型電界効果トランジスタ。

【請求項18】前記第1の不純物は、InとGaとにより構成されることを特徴とする請求項13から16の何れかに記載の絶縁ゲート型電界効果トランジスタ。

【請求項19】前記第2及び第3の各不純物領域は、その最大不純物濃度点から前記半導体基板主表面側が、最大不純物濃度点から半導体基板内部側よりも、不純物濃度勾配が急峻に構成されてなることを特徴とする請求項13乃至18の何れかに記載の絶縁ゲート型電界効果トランジスタ。

【請求項20】前記第2及び第3の各不純物領域における最大不純物濃度は、1×10¹⁸ / c m³ 以上であることを特徴とする請求項13から19の何れかに記載の絶縁ゲート型電界効果トランジスタ。

【請求項21】浅い接合と深い接合よりなるソース拡散層を有し、上記浅い接合の少なくとも底面は、前記第2の不純物領域で覆われて構成されてなることを特徴とする請求項13又は15乃至20の何れかに記載の絶縁ゲート型電界効果トランジスタ。

【請求項22】浅い接合と深い接合よりなるソース拡散層が、前記第1の導電型領域と前記第2の導電型領域の各々に構成され、該各々のソース拡散層の浅い接合の少なくとも底面は、前記第2の不純物領域或いは前記第3の不純物領域により各々覆われて構成されてなることを特徴とする請求項14乃至21の何れかに記載の絶縁ゲ40一ト型電界効果トランジスタ。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、低電圧,大電流動作が可能な超微細絶縁ゲート型(一般に、MOS型と称される)電界効果トランジスタとその製造方法に関する。

[0002]

【従来の技術】超高密度集積回路装置を構成する絶縁ゲート型電界効果トランジスタ(以下、MOSFETと記 50

する)の高性能化は、スケーリング則に基づき使用電源 電圧の低下と寄生容量低減メリットを達成すべく、トラ ンジスタ面積の低減とゲート寸法の微細化により達成さ れてきた。スケーリング則に基づき、基板不純物濃度も 増加され、ゲート長100nmのMOSFETを電源電 圧1. 2 Vで動作させるために、表面及び基板内部不純 物濃度も5×10¹⁷ / cm³ から1×10¹⁸ / cm 3 とバイポーラトランジスタのベース濃度並みにまで高 **濃度化がなされている。従って、従来の基板不純物濃度** 分布の基にスケーリング則に基づく限り、今後の微細化 の進展には表面及び基板内部不純物濃度を更に高濃度化 する以外に解はない。基板内部不純物濃度の高濃度化 は、クーロン散乱確率の増加よる移動度の低下、ドレイ ン拡散層端における零又は負ゲート電圧条件でのソース ・ドレイン漏洩電流(GIDL: gate induced drain 1 eakage)の増大、更には、ホットキャリア劣化の増大等 の深刻な不良又は信頼性の低下を招き、MOSFETの 高性能化を阻害する結果を招く。上記高性能化阻害要因 は、チャネルが形成される半導体基板表面における不純 物濃度の高濃度化に起因するものであり、微細MOSF ETの高性能化を追求する観点から表面不純物濃度のみ を低濃度化する図2に示すごとき深さ方向不純物濃度分 布構成が提案され、スーパーリトログレードウエル(su per-retrograde well) 構造と称される。図2は、Nチ ャネルMOS型トランジスタ(以下、NMOSと略記す る) におけるゲート電極直下のチャネル領域での半導体 表面からの深さ方向不純物濃度分布を示した図である。 従来から広く使用されているB(ボロン)のみでは質量 が小さく、イオン注入法ではなだらかな深さ方向分布し か実現できない。表面領域で低濃度で且つ急峻なP導電 型不純物濃度分布を実現するために、質量の大きなIn (インジュウム)のイオン注入を用いている。Bは、半 導体基板内部におけるパンチスルーを防止するため、よ り深い領域で最大不純物濃度となる如く注入している。 スーパーリトログレードウエル構造は、最大不純物濃度 が1×10¹⁸ / cm³ 以上を有するBとInの各不純 物分布の積算で構成されている。微細MOSFETの高 性能化を追求する他の手法として、図3に示す如くゲー ト電極4を注入阻止マスクとしてBの注入によりP導電 型不純物領域5を形成し、同じくゲート電極4を注入阻 止マスクとするN導電型の浅いソース拡散層6及びドレ イン拡散層7をP導電型不純物領域5内部に構成するポ ケット構造と称される構造が知られている。ポケット構 造は、ドレイン電界によるソース領域におけるビルトイ ン電位の消滅を局所的な基板不純物濃度の高濃度化によ り解消し、パンチスルーを防止するものである。ポケッ ト構造においても、ゲート電極長の微細化に伴いソース 及びドレイン端から導入される不純物が重畳し、チャネ ル中央部において高濃度化するため、所謂逆短チャネル

効果を生じることが知られている。上記のチャネル不純

物分布構造と直接関連はないが、Inに関する特異な性 質として、Si中の不純物Pの分布を変化させることが 知られており、この性質を利用した深いソース/ドレイ ン接合の深さ制御に関する技術が特開平11-8770 6として公知である。スーパーリトログレードウエル構 造において、NMOSではInが、PMOSではAs (ヒ素) 又はSb (アンチモン) が用いられるが、これ らは何れも重い原子であり、多量のイオン注入により結 晶欠陥の発生が避けられない。特に、Inにおいては最 大不純物濃度で2×10¹⁸ / cm³ 以上では結晶欠陥 の発生が確認される。InはSi中でアクセプタとして 作用するが、そのエネルギ順位は価電子帯端から約0. 16eVに位置し、1×10¹⁸ / cm³ 以上の注入 量に対しても室温においては10%程度しかアクセプタ として活性化されない。活性化は電界の印加によりエネ ルギバンドが曲がれば達成されるが、例えばMOS閾電 圧のゲート長依存特性において従来、所謂短チャネル効 果と称される極短チャネル長領域を除いた閾電圧がチャ ネル長にほとんど依存しないとされる比較的長いチャネ ル長領域 0.5μ mから 5μ m程度においても閾電圧が チャネル長に依存する特性を示す。上記活性化率の電界 依存性は、従来広く使用されているB等と比べて遥かに 扱い難い特性である。Іпの他の扱い難い特性として、 Si基板内における析出限界が10¹⁸ / cm³ 程度と

低く、アクセプタ濃度の上限が限定され自由なプロセス

[0003]

設計に制限が生じることである。

【発明が解決しようとする課題】本発明の課題は、微細 MOSFETの高性能化、即ちソース・ドレイン間パン チスルー電流経路を完全に遮断し、且つ、大電流化を達 成することである。特に、理想的なスーパーリトログレ ードウエルを実現する上で問題であったInの導入に伴 う結晶欠陥の発生と接合漏洩電流の増大の問題、及び、 アクセプタとしての活性化率が低く長チャネル領域まで も閾電圧がチャネル長に依存するIn固有の問題を完全 に解消し、低チャネル表面濃度に続く急峻な不純物濃度 勾配を有する高濃度不純物領域を実現することである。 これにより表面パンチスルーを完全に防止し、大電流化 の可能な高性能微細MOSFETを実現することであ る。本発明の他の課題は、In固有の問題である析出限 40 界濃度が低く、十分なアクセプタ濃度が得られない事実 を解消し、十分なアクセプタ濃度を有し、設計自由度の 大きいスーパーリトログレードウエルの実現を可能にす ることである。本発明のさらに他の課題は、NMOSば かりでなく、N型基板領域内に構成される微細PMOS の高性能化、理想的なスーパーリトログレードウエルの 実現に関しても多量のAs又はSbの導入に伴う問題 点、結晶欠陥の発生と接合漏洩電流の増大を完全に解消 することである。本発明のさらに他の課題は、同一半導 体基板内にN型領域とP型領域を有し、各々の領域にN

MOSとPMOSが構成された相補型MOSトランジスタ (CMOSと記する) に関して、NMOSとPMOS における各々のチャネル不純物濃度分布を同一深さ方向分布となるごとく設定し、NMOSとPMOSを同時に大電流化することにより超微細CMOSの大電流化、高速動作化を実現することにある。上記CMOSの高性能化は、NMOSとPMOSのチャンネル不純物分布をスーパーリトログレードウエル化することにより実現するが、その実現のために製造工程数の増加を伴うことなく、従って廉価に実現することも本発明の課題の一つである。

[0004]

【課題を解決するための手段】MOSFET特性の大電 流化を追求する観点から、本発明に基づくMOSFET に於ては、ゲート絶縁膜の薄膜化、ゲート長の微細化を 使用電源電圧と共にスケーリング則に基づいて実施す る。従って、電流電圧特性を基本的に決定する実効チャ ネル長は、微細化の限界技術が適用されるゲート加工技 術と、上記ゲート電極をイオン注入マスクとするソース ・ドレイン拡散層で決定する構造を採用した。上記拡散 層はソース・ドレイン間のパンチスルー現象を十分に抑 制し、ソース抵抗を可能な限り低減させるために浅接合 高濃度の条件を満たすべきイオン注入条件と、その後の 熱拡散軽減のため、活性化に必要な最低限の熱処理工程 を採用する。本発明の基本概念は、Si単結晶基板にイ オン注入したP導電型であるInの拡散現象を調べる過 程で、予め導入されたB及びP、As等の不純物拡散層 が低濃度のInの導入により大きく変動する現象を見出 した事実に基づく。即ち、2.5 nmの表面保護酸化膜 が形成された面方位(100)のSi単結晶基板表面に 加速エネルギー20keV,注入量3×10¹³ /cm ² なる条件でBがイオン注入された試料に、重ねて加速 エネルギー20keV, 注入量5×10¹¹ / cm² な る条件でInをイオン注入し、注入イオンの活性化熱処 理を1000℃, 10秒なる短時間高温熱処理を施し た。活性化熱処理前後における上記各試料のB及びIn の深さ方向不純物分布を二次イオン質量分析法により測 定したところ、活性化熱処理前におけるBの最大不純物 濃度はSi基板表面から約100nm深さで4×10 18 / cm³、InはSi基板表面から約15nmの深 さで2×10¹⁸ / c m³ の最大不純物濃度であった。 一方、活性化熱処理後の不純物分布は極めて特異な分布 を示した。即ち、Bの深さ方向分布において、最大不純 物濃度深さが移動し、約18mmとなり、最大濃度も5 ×10¹⁸ / c m³ へと増加すると共に熱処理前の分布 よりも急峻な分布に変化していた。Bの表面濃度に関し ても熱処理前の値1×10¹⁷ / c m³ から増加するこ となく、むしろ低下傾向に観測された。一方、Inを同 時に注入せず、Bだけを注入した試料においては最大不 純物濃度深さは約100nm深さで2×10¹⁸ / cm

8

3 に低下し、且つ分布も拡がり、表面濃度は約1×10 18 / c m 3 にまで増加していた。上記実験結果は I n の重ね注入により熱処理後のBの不純物分布はBの注入 直後の分布に比べてもより急峻な分布が得られることを 示している。上記結果は I n が他の不純物原子を吸引す ると仮定すれば説明ができる。他の不純物原子に対する Inの吸引効果を調べるため、P及びAsの深さ方向分 布に対するIn注入の影響も調べた。活性化熱処理前後 におけるイオン注入P及びAsの深さ方向分布を二次イ オン質量分析法により測定した結果、P及びAsとも低 濃度分布領域が I n の最大濃度深さ方向に移動する振舞 いを示し、表面不純物濃度もイオン注入直後よりもさら に低下した分布が実現された。本発明においては新たに 見出した上記現象を微細MOSFETのチャネル領域の 不純物分布改善に利用する。ゲート長100nmのNM OSの場合を例にとると、チャネル領域の不純物濃度分 布としてBのイオン注入を最大不純物濃度深さが表面か 550nm程度、最大不純物濃度を2×10¹⁸ / cm 3程度に設定し実施した後、基板表面から約15 nmの 深さで最大不純物濃度1×10¹⁸ / c m³ 程度となる ごとくInを重ね合わせて注入しその後の短時間高温ア ニールにより導入不純物の活性化と不純物の再分布を実 行する。再分布の結果、Bの最大不純物濃度深さは20 nm以下に移動し、且つ最大不純物濃度は3×10¹⁸ /cm³程度、表面不純物濃度も1×10¹⁷/cm³ 程度以下に低下し、スーパーリトログレードウエルが形 成される。上記熱処理の後、ゲート絶縁膜及びゲート電 極の形成工程以下を実施すれば良い。ゲート長100m mのPMOSの場合は基板表面から約15nmの深さで 最大不純物濃度3.5×10¹⁸ / cm³ 程度となるご とく20keVの加速エネルギーでAsのイオン注入を 実施し、続いて基板表面から約15nmの深さで最大不 純物濃度 1×10¹⁸ / cm³ 程度となるごとく Inを 重ね合わせて注入しその後の短時間高温アニールにより 導入不純物の活性化と不純物の再分布を実行する。上記 短時間高温アニールにより As は最大不純物濃度深さに 変化はなかったが、最大不純物濃度が4×10¹⁸ / c m³ 程度に上昇し、表面不純物濃度も1×10¹⁷ /c m³程度以下に低下した。上記熱処理の後、NMOSの 場合と同様にゲート絶縁膜及びゲート電極の形成工程以 下を実施すれば良い。ここにおいて、InはAsとは反 対導電型であり、N導電型キャリア濃度を補償し、シー ト抵抗を増大する方向に作用するが、In導入領域はパ ンチスルー電流経路を切断する領域であり、動作電流を 制御するチャネル領域とは異なるため微細MOSFET の高性能化に何ら悪影響を与えることはない。なお、上 記イオン注入において、BとIn,AsとInのイオン 注入順は反対でも結果は同様であった。尚、上記Asイ オン注入の変わりにPのイオン注入を行っても良い。上 記NMOS及びPMOSの製造工程を統合すればCMO

Sの高性能化も容易に実現することができる。即ち、N MOSが構成されるべきP導電型基板領域と、PMOS が構成されるべきN導電型基板領域の全面に基板表面か ら約15nmの深さで最大不純物濃度1×10¹⁸ / c m³程度となるごとく加速エネルギ20keVでInの イオン注入を施した後、P導電型基板領域にはBのイオ ン注入を、最大不純物濃度深さが表面から50nm程 度、最大不純物濃度を2×10¹⁸ / cm³ 程度に設定 して選択的に施し、N導電型基板領域にはAsのイオン 注入を、基板表面から約15 nmの深さで最大不純物濃 度3. 5×10¹⁸ / cm³ 程度となるごとく20ke Vの加速エネルギで選択的に実施してから短時間高温熱 処理を施してB, Asの活性化とその不純物分布の再分 布を実施すれば良い。これによりCMOSを構成するN MOSとPMOSのチャネル領域における深さ方向の不 純物濃度分布をBとAsの違いに関係なく同一分布のス ーパーリトログレードウエル構造とすることができる。 上記手法に基づけばチャネル表面で十分に低濃度で、且 つ、低濃度表面から急峻に増大する不純物濃度分布を有 するスーパーリトログレードウエル構造を高濃度のIn の導入に依らずB又はAsによる不純物で実現すること ができる。従って従来手法で問題であった高濃度Inの 導入に基づく結晶欠陥の発生を解消し、接合漏洩電流の 増大化を招くことから解消することができる。更に、上 記手法に基づけば電気的にスーパーリトログレードウエ ル構造を構成する不純物はB又はAs又はPであり、I n の深いエネルギ準位に基づく低活性化率や低析出限界 濃度の問題、即ち、長チャネル領域にまで及ぶ閾電圧の チャンネル長依存性の問題や低アクセプタ濃度の問題も 解消することができる。Inのイオン注入不純物分布と 同一な急峻な表面パンチスルー抑止拡散層を活性化率が 高く結晶欠陥が生じ難いB又はAs又はP等の軽い原子 で実現できることによりパンチスルー現象に基づく短チ ャネル効果を抑制しつつ、低チャネル不純物濃度構造に 基づく高移動度特性を実現できる。従って漏洩電流値が 小さく、且つ、大電流特性を有する微細MOSFETを NMOS, PMOS更にはCMOSの各構造で実現する ことができる。尚、他の手法としてAl(アルミニウ ム), Ga(ガリウム)等においてもBと相互作用を生 じさせると推定される。この場合AlやGaがInに比 べて質量が小さく、イオン注入により急峻な濃度分布を 任意深さに設定することが原理的に困難なこと、Si基 板内における拡散速度が極めて速く通常の半導体装置の 製造工程では制御が困難なこと、更にアクセプタ不純物 としての活性化率が極めて低く微細MOSFETへの適 用を考えると実用的でない等Inと比較して幾多の欠点 はあるが、例えばGaの場合、Si内での析出限界濃度 が2×10¹⁹ / c m³ と高く、アクセプタ準位も価電 子帯端から0.072eVとInの半分以下で、活性化 が容易であるなどの優れた特性も有しており、Inとの

20

併用が好ましい。

[0005]

【発明の実施の形態】以下、本発明を各実施例によりさ らに詳細に説明する。理解を容易にするため、図面を用 いて説明し、要部は他の部分よりも拡大して示されてい る。各部の材質、導電型及び製造条件等は本実施例の記 載に限定されるものではなく、各々多くの変形が可能で あることは言うまでもない。

<実施例1>図1は本発明の第1の実施例によるMOS FETの完成断面図、図5及び図6はその製造工程順を 10 示す断面図であり、図4はチャネル領域における半導体 基板表面からの不純物深さ方向分布を示す図である。面 方位(100), P導電型, 直径20cmの単結晶Si よりなる半導体基板1に、活性領域を画定する素子間分 離絶縁領域(図示せず)を形成し、基板濃度調整用P導 電型ウエルイオン注入とその引き延ばし熱処理を公知の 手法により施した後、半導体基板1表面に形成されてい るSi酸化膜を選択除去し、再び2nm厚のSi酸化膜 (図示せず) を堆積した。上記Si酸化膜をイオン注入 工程における表面保護膜とし、加速エネルギ20ke V, 注入量3×10¹³ / c m² なる条件でBを注入し てB注入層21の形成と、最大不純物濃度1×10¹⁸ /cm³ 程度となるごとく加速エネルギ20keVで I nを続けてイオン注入したIn注入層2を形成した。上 記イオン注入は特異な単結晶面方向に依存して飛程が予 想外に拡大される所謂チャネリング現象が生じることを 防止するため、面方位(100)の半導体基板1に対し て垂直から7度以上傾角した条件により実施した。な お、傾角でない垂直注入を行うと上記条件のInイオン 注入は約1μm深さまで裾を引く分布となる恐れがあ る。注入傾角はイオン注入機の性能に基づき例えば45 度程度まで所望により実施しても何ら問題はない。この 場合、傾角注入に基づく注入深さが変化することを考慮 する必要があることは言うまでもない。上記の重ね合わ せイオン注入の後、950℃、10秒なる条件の短時間 高温熱処理を施した。昇温レートは100℃/秒とし た。上記熱処理の後、同様の処理を施した別途準備の試 料によりBの深さ方向分布を二次イオン質量分析法によ り測定したところ、最大不純物濃度深さが移動し、約1 8 n m となり、最大濃度も 5 × 1 0 ¹⁸ / c m ³ へと増 40 加すると共に熱処理前の分布よりも急峻な分布に変化し ていた。Bの表面濃度に関しても熱処理前の値1×10 17 / c m 3 から増加することなく、むしろ低下傾向に 観測された。上記の不純物分布はІпを重ね注入しない B単独のイオン注入試料への同様な熱処理における不純 物再分布特性は最大不純物濃度深さが表面より約100 nm深さで最大不純物濃度が2×10¹⁸/cm³に低 下し、且つ分布も拡がり、表面濃度は約1×10¹⁸ / cm³にまで増加していた。上記結果はInの重ね注入 により熱処理後のBの不純物分布はBの注入直後の分布 50

に比べてもより急峻な分布が得られることを示してい る。上記結果はInが他の不純物原子を吸引すると仮定 すれば説明ができる。上記短時間熱処理を施した後、熱 酸化膜1.8 nmの形成とその表面をNOガスにより窒 化することにより 0.2 nmの窒化膜を積層形成し、ゲ ート絶縁膜3とした。続いて、Pが高濃度に添加された 非晶質Si膜を化学気相堆積法によりゲート絶縁膜3上 に250nmの膜厚で堆積した後、電子線リングラフ法 を用いて100nmのゲート電極4に加工した。ゲート 電極4の低抵抗化は上記のごとく予め不純物を添加する のではなく従来公知の相補型MOS製法に基づき所望ゲ ート電極領域に選択的にP又はBを高濃度イオン注入し 形成しても何ら問題ない(図5)。図5の状態よりAs イオンを加速エネルギ5keV, 注入量1×10¹⁵ / cm² の条件で垂直方向からイオン注入し、浅いソース 拡散層6及び浅いドレイン拡散層7とした。続いて、上 記浅いソース拡散層6及び浅いドレイン拡散層7を包み 込むごとく、Bのイオン注入を施してパンチスルー防止 のためのN導電型パンチスルー防止拡散層 5 とした。次 に、50nm厚のシリコン酸化膜をプラズマ補助堆積法 により400℃の低温で全面に堆積してから異方性ドラ イエッチングによりゲート電極4の側壁部にのみ選択的 に残置させてゲート側壁絶縁膜8とした。上記ゲート側 壁絶縁膜8をイオン注入阻止マスクとするN型高濃度ド レイン拡散層10及びN型高濃度ソース拡散層9を形成 した。イオン注入条件はAsイオン、加速エネルギ40 keV, 注入量4×10¹⁵ /cm² である(図6)。 図6の状態より950℃、10秒の条件で注入イオンの 活性化熱処理を施した後、Co膜をスパッタリング法に より全面に薄く堆積し、500℃における短時間アニー ルによるシリサイド化を施した。未反応Co膜を塩酸と 過酸化水素水混合液で除去し、Si基板露出部に選択的 にCoシリサイド膜11を残置させた。この状態より8 00℃における短時間熱処理によりCoシリサイド膜1 1の低抵抗化を施した。次に厚いシリコン酸化堆積膜を 全面に形成した後、その表面を機械的化学的研摩により 平坦化して表面保護絶縁膜12とした。該表面保護絶縁 膜の所望領域に開口を施してから配線金属の拡散障壁材 としてのTiN膜と配線金属としてのW膜を堆積し、そ の平坦化研摩により開口部分のみに選択的にW膜を残置 した。その後、所望回路構成に従いアルミニュームを主 材料とする金属膜の堆積とそのパターニングによりドレ イン電極14、及びソース電極13を含む配線を形成 し、MOSFETを製造した(図1)。上記製造工程を 経て製造された本実施例に基づくMOSFETを、従来 構造のMOSFETとゲート長100nmの条件で比較 した。チャネル領域におけるパンチスルーストップ拡散 層としてBのみを用い、チャネル領域における深さ方向 不純物濃度勾配が小さく、表面不純物濃度が約1×10 18 / c m³ 程度と高濃度の従来MOSFETにおいて

10

は、ゲート電圧がOVでのソースドレイン電流値がゲー ト幅 1μ m当たり8. 8×10^{-9} A, ゲート電圧が 1. 2 Vでのソースドレイン電流値がゲート幅 1 μ m 当 たり0.76mAであったのに対し、チャネル表面不純 物濃度が1×10¹⁷ / c m³ 程度と低く、且つ、チャ ネル表面から深さ方向にむけて急峻な勾配で不純物濃度 が増加するチャネル不純物分布を有する本実施例に基づ くMOSFETにおいては、ゲート電圧がOVでのソー スドレイン電流値がゲート幅1 µ m当たり7. 8×10 ·9 Aと漏洩電流が小さいにも係わらず、ゲート電圧が 1. 2 Vでのソースドレイン電流値がゲート幅 1 μ m 当 たり0.89mAと17%の大電流化が達成された。 尚、表面パンチスルーを防止すべく本実施例のMOSF ETと同一のチャネル不純物最大濃度である5×10 18 / cm3 の条件を Inのイオン注入のみで製造した MOSFETにおいてはゲート電圧がOVにおける漏洩 電流がゲート幅1μm当たりで1μA以上と極めて大き かった。これは多量のInイオン注入により結晶欠陥が 発生したためである。尚、本実施例に基づく微細MOS FETのVth値はドレイン電圧1.2Vで0Vであっ た。更に、本発明に基づく上記微細MOSFETのId sのVg依存性に於てドレイン印加電圧1.2Vの場合 と0.1 Vの場合ではその閾電圧の違いは僅か0.12 Vと小さく、ドレイン・インデュースド・バリアロアリ ング (drain induced barrier lowering: DIBL) 特 性に優れていることも明らかになった。このことによ り、本発明に基づく微細MOSFETのゲート電極直下 のチャネル領域は基板深さ方向に十分に急峻で、表面パ ンチスルー現象が十分に抑制されていることが明らかと なった。尚、本実施例においてはNMOSの場合につい て説明したが、導電型を逆にしたPMOSの場合及びそ れらの複合であるCMOSに適用しても何ら問題ではな い。本実施例において、Inの注入量をパラメータとし て種々の条件で試作したが、注入量が5×1019 /c m³以上では重イオン注入に基づく結晶欠陥が発生す る。結晶欠陥の発生は好ましいとは言い難く、注入量は 1×10¹⁹ / c m³ 以下であることが望ましい。注入 量の下限に関しては5×10¹⁷ / c m³ 以上であれば 本実施例の効果が観測されるため、5×10¹⁷ / cm 3 以上が望ましい。

<実施例2>図10は本発明の第2の実施例によるMOSFETの完成断面図、図7から図9はその製造工程順を示す断面図である。面方位(100),P導電型,直径20cmの単結晶Siよりなる半導体基板に、活性領域を画定する素子間分離絶縁領域19を形成し、所定領域へのP及びBイオン注入とその引き延ばし又は活性化熱処理により、各々N導電型ウェル領域50とP導電型ウェル領域100の形成を公知の手法により施した。この状態からN導電型ウェル領域50にはPを30keV,2×10¹³/cm²の条件で、P導電型ウェル領

域100にはBを20keV, 2×10¹³ /cm² の 条件で各々選択的にイオン注入してN導電型高濃度ウエ ル層22とP導電型高濃度ウエル層21を形成した。引 き続き、この状態よりP導電型ウェル領域100とN導 電型ウェル領域50の全面にInのイオン注入を10k e V, 2×10¹² / c m² の条件で施し不純物吸引層 2とした。上記 I nのイオン注入条件により I nの最大 不純物濃度は2×10¹⁸ / c m³ であり、半導体表面 から約12nm深さに位置する。半導体主表面における In濃度は1×10¹⁶ /cm³ であった(図7)。図 7の状態より1000℃, 1秒の条件で、短時間高温熱 処理を施した。上記製造工程と同一の処理を施した別の 半導体基板における深さ方向不純物分布を二次イオン質 量分析器により評価した。評価は上記熱処理の前後にお いて実施した。その結果、Inの深さ方向分布にはほと んど変化が見られなかったが、N導電型高濃度ウエル層 22におけるPの最大不純物濃度は5×10¹⁸ / cm 3と熱処理前とほぼ同一であったが、その位置は熱処理 前の深さ35nmからInの最大濃度深さとほぼ同一深 さである12nmに移動していた。半導体基板表面にお けるP濃度は1/3に減少しており、1×10¹⁷/c m³以下となり、注入直後の深さ方向濃度分布より急峻 な分布に変化していた。上記熱処理によりP導電型高濃 度ウエル層21のB最大不純物濃度深さは半導体表面か ら約60nmnの深さから12nm深さに移動し、半導 体表面におけるB濃度も2/3に減少して、1×10 17 / c m 3 以下となり、こちらも注入直後の深さ方向 濃度分布より急峻な分布に変化していた。上記熱処理工 程の後、熱酸化膜1.8nmの形成とその表面をNOガ スにより窒化することにより 0.2 nmの窒化膜を積層 形成し、ゲート絶縁膜3とした。続いて、非晶質5i膜 4を化学気相堆積法によりゲート絶縁膜3上に150 n mの膜厚で堆積してから、N導電型高濃度ウエル層 2 2 上の非晶質Si膜4にはBを、P導電型高濃度ウエル層 21上の非晶質Si膜4にはPをイオン注入法により選 択的に高濃度に注入し、その後の短時間高温熱処理によ り注入イオンの活性化を施して各々、P導電型化及びN 導電型化した。しかる後、電子線リソグラフ法により最 小寸法が70mmのゲート電極4に加工した。この状態 より上記ゲート電極4を注入阻止マスクとしてP導電型 高濃度ウエル層 2 1 領域にはAsを選択的にイオン注入 し、高濃度浅接合N導電型拡散層 6, 7を、N導電型高 濃度ウエル層22領域にはBF2を選択的にイオン注入 することにより高濃度浅接合 P 導電型拡散層 6 1 及び 7 1を形成した。イオン注入条件は何れも加速エネルギ3 keV, 注入量1×10¹⁵ /cm² である(図8)。 図8の状態より60nm厚のシリコン窒化膜を主表面全 面に堆積してから異方性エッチングを施し、ゲート電極 4の側壁部にのみ選択的に残置させてゲート側壁絶縁膜

8とした。続いて、上記ゲート側壁絶縁膜8を注入阻止

マスクとするイオン注入により髙濃度浅接合N導電型拡 散層6,7に一部重畳するごとくAsによるN導電型の 深い高濃度ソース,ドレイン拡散層10及び9を、更に 高濃度浅接合P導電型拡散層61及び71に一部重畳す るごとくBF2によるP導電型の深い高濃度ソース、ド レイン拡散層101及び91を選択的に形成した。As のイオン注入条件は加速エネルギ40keV,注入量4 ×10¹⁵ / c m² 、B F ₂ のイオン注入条件は加速エ ネルギ25keV, 注入量3×10¹⁵ / cm² であ る。上記イオン注入の後、注入イオンの活性化熱処理を 1000℃, 2秒の条件で実施したが熱処理後のソー ス, ドレイン拡散層10及び9の接合深さは約150n mであった(図9)。図9の状態よりソース、ドレイン 拡散層10,9,101,91上に残置されている絶縁 膜を選択除去してからCo膜をスパッタリング法により 全面に薄く堆積し、500℃における短時間アニールに よるシリサイド化を施した。未反応Co膜を塩酸と過酸 化水素水混合液で除去し、Si基板露出部に選択的にC oシリサイド膜11を残置させた。この状態より800 ℃における短時間熱処理によりCoシリサイド膜11の 20 低抵抗化を施した。次に、厚いシリコン酸化堆積膜を全 面に形成した後、その表面を機械的化学的研摩により平 坦化して表面保護絶縁膜12とした。該表面保護絶縁膜 の所望領域に開口を施してから配線金属の拡散障壁材と してのTiN膜と配線金属としてのW膜を堆積し、その 平坦化研摩により開口部分のみに選択的にW膜を残置し た。その後、所望回路構成に従いアルミニュームを主材 料とする金属膜の堆積とそのパターニングにより接地電 位線131,信号出力線141及び電源電位線13を含 む配線を形成し、MOSFETを製造した(図10)。 上記製造工程を経て製造された本実施例に基づくMOS FETを従来構造のMOSFETと同一ゲート長の条件 で比較した。本実施例に基づくMOSFETにおいては NMOSのP導電型ウエル21, PMOSのN導電型ウ エル22ともにチャネル表面における不純物濃度が10 17 / c m 3 以下と極めて低く、且つ、半導体基板表面 から12nm深さにおいて最大不純物濃度5×10¹⁸ / c m 3 となる急峻な不純物分布を有している。上記の 急峻な不純物分布はP導電型ウエル21においてはB、 N導電型ウエル22においてはPにより構成されて、従 40 来のB及びP単独のイオン注入による深さ方向分布では 実現し得ない分布が具現された。上記B及びPの分布内 にInも存在する構成となっているが、Inの絶対量は B及びP不純物量に比べて少なく、その電気的役割は無 視される。Inイオン注入に基づく結晶欠陥の発生も注 入量が少ないため生じない。 具体的にはゲート長70 n mの条件において、チャネル領域におけるパンチスルー ストップ拡散層としてBのみを用い、チャネル領域にお ける深さ方向不純物濃度勾配が小さく、表面不純物濃度 が約2×10¹⁸ / cm³ 程度と高濃度の従来NMOS

においては、ゲート電圧がOVでのソースドレイン電流 値がゲート幅1μm当たり1×10-8 A. ゲート電圧 が1. 2 Vでのソースドレイン電流値がゲート幅1μm 当たり0.92mAであったのに対し、チャネル表面不 純物濃度が1×10¹⁷ / c m³以下と低く、且つ、チ ャネル表面から深さ方向にむけて急峻な勾配で不純物濃 度が増加するチャネル不純物分布を有する本実施例に基 づくNMOSにおいては、ゲート電圧がOVでのソース ドレイン電流値がゲート幅1μm当たり8.8×10 -9 Aと漏洩電流が小さいにも係わらず、ゲート電圧が 1. 2 Vでのソースドレイン電流値がゲート幅 1 μ m 当 たり1. 18mAと22%の大電流化が達成された。更 に、本発明に基づくNMOSのIdsのVg依存性に於 て、ドレイン印加電圧1.2 Vの場合と0.1 Vの場合 ではその閾電圧の違いは僅か0.13Vと小さく、DI BL特性に優れていることも明らかになった。本実施例 に基づくゲート長70nmのPMOSにおいてもゲート 電圧が0Vでのソースドレイン電流値がゲート幅1μm 当たり1×10⁻⁸ A, ゲート電圧が1. 2 Vでのソー スドレイン電流値がゲート幅1μm当たり0.55mA とチャネル領域におけるパンチスルーストップ拡散層と してPのみを用い、チャネル領域における深さ方向不純 物濃度勾配が小さい従来PMOSにおけるソースドレイ ン電流値より20%以上の大電流化が達成された。即 ち、本実施例に基づくことによりNMOS及びPMOS 共に表面パンチスルー現象を生じることなく大電流化が 達成された。本実施例に基づくMOSFETの急峻なチ ャネル不純物分布構成はNMOS及びPMOSの製造を 通じてInのイオン注入を追加するだけであり、CMO S製造における工程数の増加は僅か一工程のみである。 これにより従来製造法に基づくB又はPのみにより得ら れた緩やかで高濃度なチャネル不純物分布を低表面濃度 で且つ急峻のチャネル不純物分布に変更することが可能 となる。尚、本実施例により得られるチャネル最大不純 物濃度と同じ不純物濃度をIn単独のイオン注入で実施 したNMOSにおいては結晶欠陥に基づくと思われる不 良によりソースドレイン間漏洩電流が顕著となり、良好 なトランジスタ特性をえることができなかった。 <実施例3>図11は本発明の第3の実施例によるMO SFETの完成断面図である。実施例2に基づいて、図 8の状態まで製造した後、ゲート電極4を注入阻止マス クとしてN導電型高濃度ウエル層22領域には更にPイ オンを、P導電型高濃度ウエル層21領域には更にBイ オンを、各々加速エネルギ20keV, 注入量1×10 13 / c m² と加速エネルギ 2 0 k e V, 注入量 6 × 1

0¹³ / c m² の条件で選択的に注入してN導電型ポケ

た。しかる後、前記実施例2にしたがってCMOSを製

造した。本実施例に基づき製造されたСМОSにおいて

は前記実施例2に基づくCMOSに比べて60nmとさ

ット領域51とP導電型ポケット領域5を追加形成し

らにゲート長が短い超微細CMOSも表面パンチスルー 現象を生じることなく動作することが確認された。但 し、最大電流値に関してはポケット領域導入に基づくチ ャネル高濃度化のために更なる改善は得られなかった。 <実施例4>図12は本発明の第4の実施例によるMO SFETの完成断面図である。上記実施例3において、 N導電型ポケット領域51とP導電型ポケット領域5の 追加形成をソース拡散層側にのみ選択的に形成した。こ こにおいて、ドレイン側はホトレジスト膜で選択的に覆 い、イオン注入が為されないようにした。上記イオン注 10 入の後、注入阻止に用いたレジスト膜を選択除去し、そ の後は前記実施例3にしたがってCMOSを製造した。 本実施例に基づき製造されたCMOSにおいては前記実 施例3と同じ60nmのゲート長を有する超微細CMO Sも表面パンチスルー現象を生じることなく動作するこ とが確認され、且つ最大電流値も実施例3に基づくCM OSよりも5%弱向上することができた。上記はドレイ ン拡散層側にポケット領域が構成されないため、ドレイ ン近傍における基板不純物濃度の高濃度化に基づくピン チオフ電圧の低下が生じ難く、大電流化が達成されたた 20 めと推測される。尚、本実施例に基づくCMOSはソー スとドレインが非対称の構成となるが、インバータ回路 の如く電流が常に一方向に流れるごとき回路においては 何ら問題は生じない。

<実施例5>実施例1におけるIn注入層2の形成工程 において、最大不純物濃度1×10¹⁸/cm³程度と なるごとく加速エネルギ20keVでInを注入し、続 けてGaを加速エネルギ15keV,最大不純物濃度2 ×10¹⁸ / c m³ 程程度となるごとくイオン注入を施 した。上記条件によるGaの最大不純物濃度深さは主表 30 面より約20nmとInの最大不純物濃度深さと一致す る条件である。また、上記深さは浅いソース拡散層7, 浅いドレイン拡散層8の接合深さとほぼ一致する条件で ある。InはSi中での固溶限界が低く、更なるIn注 入は単に結晶欠陥を発生させるため、髙濃度で且つ急峻 なP型不純物分布の実現手段としてInより更に固溶限 界が高いGaを併用するものである。Gaのイオン注入 の後、前記実施例1に従って短時間高温熱処理以降の製 造工程を施して本実施例に基づくMOSFETを製造し た。なお、本実施例においてはInとGaの併用の場合 40 について記載したが、Gaも他の不純物を吸引する特性 を有しているため、都合によりInのイオン注入を省略 し、Gaのイオン注入のみを実施してもよい。Gaのイ オン注入とその後の短時間高温熱処理を施した別途準備 の試料を用いて、キャリア濃度の深さ方向分布を拡がり 抵抗測定法により測定したところ、表面で約8×10 16 / c m 3 低濃度を示し、表面から20 n m の深さで 約8×10¹⁸ / c m³ に達する急峻な分布が得られて いることが明らかになった。本実施例に基づくMOSF ETを測定したところ、ゲート長70mmの素子も大電 50 流特性を有し、且つ、短チャネル効果又はパンチスルー 現象に基づく漏洩電流も観測されなかった。上記特性は 実施例1に基づくMOSFETに比べて、本実施例に基 づくMOSFETの方がより微細化に優れていることを 示唆している。

[0006]

【発明の効果】本発明によれば、ゲート電極直下のチャネル領域における基板不純物分布を活性化率の高いBやPを用いたままでNMOS及びPMOSともに表面濃度を低く、且つ、半導体基板内部に向けた不純物濃度勾配を極めて急峻に構成できる。従って、微細CMOSにおいて、表面パンチスルー現象を十分に抑制したまま、高移動度で大電流特性を達成することができる。特に、本発明によれば上記不純物分布の改善を一工程のイオン注入を追加するだけで廉価に達成することができる。また、本発明によればゲート電極に重畳される半導体表面領域におけるドレイン接合近傍で高濃度基板不純物領域の導入が回避できるのでN+P+高濃度トンネル接合が形成されず、GIDL現象による保持状態における漏洩電流が低減でき、従って消費電力の低減を実現することができる。

【図面の簡単な説明】

【図1】本発明の第1の実施例による絶縁ゲート型電界 効果トランジスタの完成断面図。

【図2】従来のチャネル領域における半導体基板表面か らの不純物深さ方向分布を示す図。

【図3】従来の絶縁ゲート型電界効果トランジスタの完成断面図。

【図4】本発明のチャネル領域における半導体基板表面 からの不純物深さ方向分布を示す図。

【図5】本発明の第1の実施例による絶縁ゲート型電界 効果トランジスタの製造工程順を示す断面図。

【図6】本発明の第1の実施例による絶縁ゲート型電界 効果トランジスタの製造工程順を示す断面図。

【図7】本発明の第2の実施例による絶縁ゲート型電界 効果トランジスタの製造工程順を示す断面図。

【図8】本発明の第2の実施例による絶縁ゲート型電界効果トランジスタの製造工程順を示す断面図。

【図9】本発明の第2の実施例による絶縁ゲート型電界 効果トランジスタの製造工程順を示す断面図。

【図10】本発明の第2の実施例による絶縁ゲート型電界効果トランジスタの完成断面図。

【図11】本発明の第3の実施例による絶縁ゲート型電界効果トランジスタの完成断面図。

【図12】本発明の第4の実施例による絶縁ゲート型電 界効果トランジスタの完成断面図。

【符号の説明】

1 …半導体基板又はP導電型ウエル領域、2 …不純物吸引層(I n注入層)、3 …ゲート絶縁膜、4 …ゲート電極、5 … P 導電型不純物領域、6 … N 導電型の浅いソー


ス拡散層、7…N導電型の浅いドレイン拡散層、8…ゲート側壁絶縁膜、9…N導電型高濃度ソース拡散層、10…N導電型高濃度ドレイン拡散層、11…シリサイド膜、12…表面保護絶縁膜、13…ソース電極又は接地電位線、14…ドレイン電極、21…P導電型高濃度ウ

エル層、22…N導電型高濃度ウエル領域、71…P導電型の浅いドレイン拡散層、61…P導電型浅いソース 拡散層、101…P導電型高濃度ソース拡散層、91… P導電型高濃度ドレイン拡散層、131…電源電位線、 141…信号出力線。

18


【図1】

図 1




【図2】

3 2




【図3】

図 3



BEST AVAILABLE COPY


[図4]



【図5】


図 5

3 4




【図6】

図 6



【図7】

図 7



BEST AVAILABLE COPY

【図8】







図 9



【図10】




【図11】



BEST AVAILABLE COPY

【図12】



フロントページの続き

(51)	Int	.C1	. 7
(/			•

識別記号

FΙ

テーマコート*(参考)

H 0 1 L 21/8238 27/088

27/092

H 0 1 L 27/08

3 2 1 E

1 0 2 B

(72) 発明者 高濱 高

東京都小平市上水本町5丁目22番1号 株式会社日立超エル・エス・アイ・システム ズ内

(72)発明者 大西 和博

東京都国分寺市東恋ケ窪一丁目280番地 株式会社日立製作所中央研究所內

(72)発明者 満田 勝弘

東京都小平市上水本町伍丁目20番1号 株

式会社日立製作所半導体グループ内

Fターム(参考) 4M104 AA01 BB01 BB20 BB40 CC01

CCO5 DD37 DD43 DD84 FF31

GG09 GG10 GG14 HH20

5F048 AA01 AA07 AC03 BA01 BA10

BB04 BB05 BB08 BB11 BB12

BCO5 BCO6 BCO7 BDO4 BEO1

BEO3 BFO6 BFO7 DA25 DA27

5F140 AA18 AA21 AA29 AA39 AB03

ACO1 BAO1 BA20 BB11 BB13

BB15 BC07 BC17 BD01 BD10

BEO7 BEO8 BFO4 BF34 BG08

BG12 BG36 BH15 BH30 BH35 BH47 BJ08 BJ11 BJ17 BJ20

BK02 BK13 BK29 BK34 BK38

CAO3 CBO4 CBO8 CCO3 CEO7